Lampa

Велике інтервʼю із засновником TSMC Моррісом Чангом: https://youtu.be/FZItbr4ZJnc

Попереднє довге інтерв'ю з Моррісом було 17 років тому!

Приємного перегляду! 🙂

Зацініть відео про AFAR радар розроблений в Україні: https://youtu.be/rELWpPLiibI?si=p-bUhnZk4SU5CsDv

18% то лірика, але загалом відео цікаве, в кінці трохи розповідають про хардвар частину

Мотивуюча стаття про відкритий курс, інструменти і техпроцес, які використовують при вивченні проектування чіпів в ETH Zurich:
https://www.linkedin.com/pulse/end-to-end-open-source-soc-design-ready-use-classroom-gurkaynak-i1zif/

Автор статті Frank Kagan Gurkaynak - директор Microelectronics Design Center в ETH Zürich, викладач треку курсів з чіп дизайну в ETH Zürich і учасник групи, що розробляє PULP Platform для створення енергоефективних багатоядерних систем на кристалі на основі RISC-V з кастомними розширеннями для спеціалізованих обчислень

Студенти, які вивчають проектування мікросхем в ETH, мають можливість виготовлення чіпів розроблених протягом курсу. Нажаль через обмеження вендорів софта для проектування чіпів повні проекти не можуть бути відкритими, що гальмує розвиток індустрії. Саме тому з 2025 року ETH запускає відкритий курс проектування VLSI з використанням відкритого 130нм PDK від IHP і відкритих інструментів, які можна в пару кліків завантажити в уже готовому докер контейнері IIC-OSIC-TOOLS

Сторінка курсу: https://vlsi.ethz.ch/wiki/Main_Page За посиланням будуть викладатися лекції і практичні роботи, які зможуть опанувати всі зацікавлені. Поки сайт в стадії активного наповнення, яке має завершитись до лютого 2025

Кожен студент курсу обере проект чіпа на основі системи-на-кристалі Croc SoC з проекту PULP в яку додадуть кастомні розширення. Розроблені чіпи виготовлять на фабах IHP. У статті Френк наводить приклад чіпа на відкритому 130 нм PDK від IHP, уже розробленого студентками ETH і виготовленого в 2024: https://github.com/pulp-platform/cheshire-ihp130-o/ Код проекту відкритий

Саме крутезне, що будь хто вмотивований вивчати створення чіпів може не лише пройти цей відкритий курс і створити власний чіп на основі відритого коду прикладів, а і виготовити його, оскільки IHP пропонує безкоштовне виготовлення чіпів в рамках тестування/налагодження свого відритого тех процесу (про умови і дедлайни можна читнути тут: https://ihp-open-ip.readthedocs.io/en/latest)

Це все нереально надихає і мотивує. В університетів України є можливість долучитися до цієї двіжухи. Хто не долучиться вже не зможе виправдовуватись, що немає грошей, чи викладачів (бо матеріали курсу відкриті, а тули і виготовлення чіпів безкоштовне). Давайте вриватись)

Поговоримо про можливості для виготовлення DIY та студентських чіпів

Серійне виготовлення чіпів дороге задоволення. Лише виготовлення фотошаблонів може коштувати від сотень тисяч $ (для старих техпроцесів) до десятків мільйонів $ (для передових процесів)

Для здешевлення вартості виготовлення чіпів при створенні прототипів, або для університетів використовують підхід MPW (Multi Project Wafer), коли на одній кремнієвій пластині розташовані проекти від кількох замовників. Або коли університетські невеликі проекти розміщують в областях на краях кристалу, які не використовуються в комерційних замовленнях через підвищений ризик дефектів виробництва. MPW проєктами займаються багато компаній. Зокрема це MOSIS та Europractice. Для прикладу, ціни за кв. мм. у Europractice: https://europractice-ic.com/schedules-prices-2024/ Як бачимо, навіть для старих процесів (наприклад, 130 нм), вартість за кв.мм. складає пару тисяч $. Все ще дорого для DIY проектів і багатьох університетів

Компанія TinyTapeout (TT) пішла далі, створивши революцію на ринку MPW для DIY проектів і універів. Ідея TT полягає в тому, що в кожному виготовленому чіпі розміщують всі кілька сотень проектів учасників, додаючи інфраструктуру для комутації вхідних/вихідних портів кожного проекту на 24 піна мікросхеми. За умовами всі проекти повинні бути відкриті. Однак за додаткову оплату можна зробити закритий проект)

Використовується відкритий 130 нм PDK від SkyWater (SKY130 PDK): https://github.com/google/skywater-pdk Чіп TT поділений на tiles, розміром ~160 x 100 мкм кожен. В кожному tile можна розмістити порядку 1000 логічних комірок SKY130 PDK. Всі проекти мають доступ до ліній тактування і скидання. Можливі не лише цифрові, а також аналогові і mixed signal проекти. Для розробки можна використовувати, відкриті тули на зразок OpenLane, або навіть засоби розробки в браузері від TT. За бажанням можна працювати у професійних тулах (наприклад, Cadence). Головне, щоб проект був відкритий. По фіналу вам надсилають evaluation board з виготовленим чіпом, за допомогою якої ви можете керувати вашим проектом, а також іншими проектами на кристалі.

Загалом про TT можна глянути тут: https://www.youtube.com/watch?v=qVWq_XZko-M

Тут можна подивитися на уже виготовлені проекти: https://tinytapeout.com/runs/

Тепер про те, як можна долучитися до програми

Ось тут є платний курс Zero to ASIC, в якому за 650$ учасники отримують відео лекції з описом процесу створення чіпа у відкритих тулах і місце на кристалі в розмірі одного tile (можна доплатити за збільшення місця, або за те, щоб проект був закритим): https://www.zerotoasiccourse.com/#asic-def

А тут ціни для університетів: https://tinytapeout.com/teaching/

Як бачите 25 студентських проектів коштують 2000$. Університети України без проблем можуть собі дозволити такий порядок цін залучивши спонсорів

Зараз університети і DIY хоббісти, як ніколи близькі до виготовлення власних чіпів, а ера open source silicon лише починається. Це дуже захоплює і надихає)